# 精密 SAR 模数转换器的 前端放大器和 RC 滤波 器设计

作者: Alan Walsh

逐次逼近型(SAR) ADC 提供高分辨率、出色的精度和低功耗特性。一旦选定一款精密 SAR ADC,系统设计师就必须确定获得最佳结果所需的支持电路。需要考虑的三个主要方面是:模拟输入信号与 ADC 接口的*前端、基准电压源和数字接口*。本文将重点介绍前端设计的电路要求和权衡因素。关于其它方面的有用信息,包括具体器件和系统信息,请参阅数据手册和本文的参考文献。

前端包括两个部分:驱动放大器和RC滤波器。放大器调节输入信号,同时充当信号源与ADC输入端之间的低阻抗缓冲器。RC滤波器限制到达ADC输入端的带外噪声,帮助衰减ADC输入端中开关电容的反冲影响。

为 SAR ADC 选择合适的放大器和 RC 滤波器可能很困难,特别是当应用不同于 ADC 数据手册的常规用途时。根据各种影响放大器和 RC 选择的应用因素,我们提供了设计指南,可实现最佳解决方案。主要考虑因素包括: 输入频率、吞吐速率和输入复用。

## 选择合适的 RC 滤波器

要选择合适的 RC 滤波器,必须计算单通道或多路复用应用的 RC 带宽,然后选择 R 和 C 的值。

图 1 显示了一个典型的放大器、单极点 RC 滤波器和 ADC。 ADC 输入构成驱动电路的开关电容负载。其 10 MHz 输入带宽 意味着需要在宽带宽内保证低噪声以获得良好的信噪比 (SNR)。RC 网络限制输入信号的带宽,并降低放大器和上游电 路馈入 ADC 的噪声量。不过,带宽限制过多会延长建立时间 并使输入信号失真。




图 1. 典型放大器、RC 滤波器和 ADC

在建立 ADC 输入和通过优化带宽限制噪声时所需的最小 RC 值,可以由假设通过指数方式建立阶跃输入来计算。要计算阶跃大小,需要知道输入信号频率、幅度和 ADC 转换时间。转换时间  $t_{CONV}$  (图 2) 是指容性 DAC 从输入端断开并执行位判断以产生数字代码所需的时间。转换时间结束时,保存前一样本电荷的容性 DAC 切换回输入端。此阶跃变化代表输入信号在这段时间的变化量。此阶跃建立所需的时间称为"反向建立时间"。




图 2. N 位 ADC 的典型时序图

在给定输入频率下,一个正弦波信号的最大不失真变化率可通过下式计算:

$$2\pi f_{IN}V_{PEAK}$$

如果 ADC 的转换速率大大超出最大输入频率,则转换期间输入电压的最大变化量为:

$$2\pi f_{IN}V_{PEAK}t_{CONV}$$

这是容性 DAC 切换回采集模式时出现的最大电压阶跃。然后, DAC 电容与外部电容的并联组合会衰减此阶跃。因此, 外部电容必须相对较大, 达到几 nF。此分析假设输入开关导通电阻的影响可忽略不计。现在需要建立的阶跃大小为:

$$V_{STEP} = \frac{2\pi f_{IN} V_{PEAK} t_{CONV} C_{DAC}}{C_{EXT} + C_{DAC}}$$

接下来计算在 ADC 采集阶段, ADC 输入建立至 $^{12}$  LSB 的时间 常数。假设阶跃输入以指数方式建立,则所需 RC 时间常数  $\tau$  为:

$$\tau = \frac{l_{ACQ}}{N_{TC}}$$

其中, $t_{ACQ}$  为采集时间, $N_{TC}$  为建立所需的时间常数数目。所需的时间常数数目可以通过计算阶跃大小 $V_{STEP}$ 与建立误差(本例为 $^{1}$ 2 LSB) 之比的自然对数来获得:

$$V_{half\_lsb} = \frac{V_{REF}}{2^{N+1}}$$

因此,

$$N_{TC} = \ln\left(\frac{V_{STEP}}{V_{half\ lsb}}\right)$$

将上式代入前面的公式可得:

$$\tau = \frac{t_{ACQ}}{\ln\left(\frac{V_{STEP}}{V_{half\_lsb}}\right)}$$

等效 RC 带宽 = 
$$\frac{1}{2 \times \pi \times \tau}$$

示例:借助 RC 带宽计算公式,选择 16 位 ADC AD7980 (如图 3 所示),其转换时间为 710 ns,吞吐速率为 1 MSPS,采用 5 V 基准电压。最大目标输入频率为 100 kHz。计算此频率时的最大阶跃:

$$2\pi (100 \text{ kHz}) \left(\frac{5 \text{ V}}{2}\right) (710 \text{ ns}) = 1.115 \text{ V}$$

然后,外部电容的电荷会衰减此阶跃。使用 27 pF 的 DAC 电容并假设外部电容为 2.7 nF,则衰减系数约为 101。将这些值代入  $V_{STEP}$  计算公式:

$$V_{STEP} = \frac{1.115 \text{ V} \times 27 \text{ pF}}{2.7 \text{ nF} + 27 \text{ pF}} = 11.042 \text{ mV}$$

接下来计算建立至½ LSB (16 位、5 V 基准电压) 的时间常数数目:

$$N_{TC} = \ln \left( \frac{11.042 \text{ mV}}{\frac{5 \text{ V}}{2^{16+1}}} \right) = 5.668$$

采集时间为:

$$t_{ACQ} = t_{SR} - t_{CONV} = \frac{1}{1 \text{ MSPS}} - 710 \text{ ns} = 290 \text{ ns}$$

计算τ.

$$\tau = \frac{290 \text{ ns}}{5.668} = 51.16 \text{ ns}$$

因此, 带宽为 3.11 MHz, R<sub>EXT</sub> 为 18.9 Ω。




图 3. 采用 16 位 1 MSPS ADC AD7980 的 RC 滤波器

最小带宽、吞吐速率和输入频率之间的这种关系说明:输入频率越高,则要求 RC 带宽越高。同样,吞吐速率越高,则采集时间越短,从而提高 RC 带宽。采集时间对所需带宽的影响最大,如果采集时间加倍(降低吞吐速率),所需带宽将减半。此简化分析未包括二阶电荷反冲效应,它在低频时变成主要影响因素。输入频率非常低时(<10 kHz,包括 DC),容性 DAC上建立的始终是大约 100 mV 的电压阶跃。此数值应作为上述分析的最小电压阶跃。

多路复用输入信号很少是连续的,通常由不同通道切换产生的大阶跃组成。最差情况下,一个通道处于负满量程,而下一个通道则处于正满量程(见图 4)。这种情况下,当多路复用器切换通道时,阶跃大小将是 ADC 的满量程,对于上例而言是5 V。




图 4. 多路复用设置

在上例中使用多路复用输入时,线性响应所需的滤波器带宽将提高到 3.93 MHz(此时阶跃大小为 5 V,而非单通道时的 1.115 V)。假设条件如下:多路复用器在转换开始后不久即切换(图 5),放大器和 RC 正向建立时间足以使输入电容在采集开始前稳定下来。




图 5. 多路复用时序

对于计算得到的 RC 带宽,可以利用表 1 进行检查。从表中可知,要使满量程阶跃建立至 16 位,需要 11 个时间常数(如表 1)。对于计算的 RC,滤波器的正向建立时间为 11×40.49 ns=445 ns,远少于转换时间 710 ns。正向建立不需要全部发生在转换期间(容性 DAC 切换到输入端之前),但正向和反向建立时间之和不应超过所需的吞吐速率。对于低频输入,信号的变化率低得多,因此正向建立并不十分重要。

表 1. 建立至 N 位 分辨率所需的时间常数数目

分辨率(位)	LSB (%FS)	建立至 1 LSB 误差的时间常数数量
6	1.563	4.16
8	0.391	5.55
10	0.0977	6.93
12	0.0244	8.32
14	0.0061	9.70
16	0.0015	11.09
18	0.00038	12.48
20	0.000095	13.86
22	0.000024	15.25

计算出滤波器近似带宽后,就可以分别选择  $R_{EXT}$  和  $C_{EXT}$  的值。上述计算假设  $C_{EXT}=2.7~nF$ ,这是数据手册所示应用电路的典型值。如果选择较大的电容,则当容性 DAC 切换回输入端时,对反冲的衰减幅度会更大。然而,电容越大,驱动放大器就越有可能变得不稳定,特别是给定带宽下  $R_{EXT}$  值较小时。如果  $R_{EXT}$  值太小,放大器相位裕量会降低,可能导致放大器输出发生响铃振荡或变得不稳定。对于串联  $R_{EXT}$  较小的负载,应采用低输出阻抗的放大器来驱动。可以利用 RC 组合和放大器的波特图执行稳定性分析,以便验证相位裕量是否充足。最好选择 1~nF 至 3~nF 的电容值和合理的电阻值,以使驱动放大器保持稳定。此外务必使用低电压系数的电容,如 NP0 型,以保持低失真。

R<sub>EXT</sub>的值必须能使失真水平保持在要求的范围以内。图 6 显示了驱动电路电阻对失真的影响与 AD7690 输入频率的函数关系。失真随着输入频率和源电阻的提高而提高。导致这种失真的原因主要是容性 DAC 提供的阻抗的非线性特性。




图 6. 源电阻对 THD 的影响与输入频率的关系

低输入频率(<10 kHz)可以支持较大的串联电阻值。失真还与输入信号幅度有关,对于同一失真水平,较低的幅度可以支持较高的电阻值。计算上例中的  $R_{\text{EXT}}$ :  $\tau = 51.16$  ns,假设  $C_{\text{EXT}}$  为 2.7 nF,得到电阻值为 18.9  $\Omega$ 。这些值接近 ADI 数据手册应用部分给出的常见值。

此处计算的标称 RC 值是有用的指南,但不是最终解决方案。选择 R<sub>EXT</sub> 与 C<sub>EXT</sub>之间的适当平衡点,需要了解输入频率范围、放大器可以驱动多大的电容以及可接受的失真水平。为了优化 RC 值,必须利用实际的硬件进行试验,从而实现最佳性能。

### 选择合适的放大器

在上一部分中,我们根据输入信号和 ADC 吞吐速率,计算了适合 ADC 输入的 RC 带宽。接下来必须利用此信息选择合适的 ADC 驱动放大器。需要考虑如下方面:

- 放大器大小信号带宽
- 建立时间
- 放大器噪声特性以及对系统噪声的影响
- 失真
- 失真对于电源轨的裕量要求

该数据手册通常会给出放大器的*小信号带宽*。但是,根据输入信号的类型,*大信号带宽*可能更重要,尤其是高输入频率(>100 kHz)或多路复用应用(因为电压摆幅较大),而且输入信号的正向建立更加关键。例如,ADA4841-1 的小信号带宽为 80 MHz(20 mV p-p 信号),但大信号带宽仅 3 MHz(2 V p-p 信号)。上例采用 AD7980,计算的 RC 带宽为 3.11 MHz。对于较低的输入频率,ADA4841-1 是很好的选择,因为其 80 MHz 小信号带宽对于反向建立而言绰绰有余,但在多路复用应用中则有困难,因为对于大信号摆幅,此时的 RC 带宽要求提高到 3.93 MHz。这种情况下,更合适的放大器是 ADA4897-1,它具有30 MHz 的大信号带宽。一般而言,放大器的小/大信号带宽至少应比 RC 带宽大两三倍,具体取决于是以反向建立还是正向建立为主。如果要求放大器级提供电压增益(这会降低可用带宽),更适用这条原则,甚至可能需要带宽更宽的放大器。

看待正向建立要求的另一种方式是查看放大器的建立时间特性,它通常是指建立到额定阶跃大小某一百分比所需的时间。对于 16 位到 18 位性能,通常要求建立到 0.001%,但大多数放大器仅指定不同阶跃大小的 0.1%或 0.01%建立时间。因此,为了确定建立特性是否支持 ADC 吞吐速率,需要对这些数值进行折中。ADA4841-1 针对 8 V 阶跃给出的 0.01%建立时间为 1 μs。在驱动 1 MSPS (1 μs 周期) AD7980 的多路复用应用中,它将无法使满量程阶跃的输入及时建立,但如果降低吞吐速率,例如 500 kSPS 可能是可行的。

RC 带宽对于确定放大器的最大容许噪声量十分重要。放大器噪声一般通过低频 1/f 噪声 (0.1 Hz 至 10 Hz) 和高频时的宽带噪声谱密度 (图 7 所示噪声曲线的平坦部分)来规定。




图 7. ADA4084-2 电压噪声与频率的关系

折合到 ADC 输入端的总噪声可以按照如下方法计算。首先, 计算放大器宽带频谱密度在 RC 带宽上的噪声。

$$v_{n, rms} = Ne_{n, rms} \sqrt{\frac{\pi}{2} BW_{RC}}$$

其中,  $e_n$ = 噪声频谱密度 $(V/\sqrt{Hz})$ , N= 放大器电路噪声增益,  $BW_{RC}$ = RC带宽(Hz)。

然后,通常通过下式计算低频 1/f 噪声,它通常指定为峰峰值,需要转换为均方根值。

$$v_{n,1/f, rms} = N \frac{v_{n,1/f, pk - pk}}{6.6}$$

其中, $\mathcal{V}_{n,1/f,\ pk-pk}$ = 1/f峰峰值噪声电压,N=放大器电路噪声增益。

总噪声为以上两个噪声的和方根:

$$v_{n, total} = \sqrt{v_{n, rms}^2 + v_{n, 1/f, rms}^2}$$

为将驱动器噪声对总 SNR 的影响降至最低,此总噪声应为 ADC 噪声的 1/10 左右。根据目标系统的 SNR 要求,可能还允 许更高的噪声。例如,如果 ADC 的 SNR 为 91 dB,  $V_{\rm REF}$  = 5 V,则总噪声应小于或等于

$$\frac{5 \text{ V}}{2\sqrt{2}} 10^{\left(-\frac{91 \text{ dB}}{20} - 1\right)} = 5 \text{ } \mu\text{V rms}$$

由此值很容易算出 1/f 噪声和宽带噪声谱密度的最大允许值。 假设拟用的放大器具有可忽略不计的 1/f 噪声,以单位增益工 作,并采用 RC 带宽为上例计算值(3.11 MHz)的滤波器,那么

$$v_{n, rms} = 5 \,\mu\text{V} \Rightarrow e_{n, rms} = \frac{5 \,\mu\text{V}}{(1)\sqrt{\frac{\pi}{2}} \,(3.11 \,\text{MHz})} = 2.26 \,\text{nV}/\sqrt{\text{Hz}}$$

因此,该放大器的宽带噪声谱密度必须小于或等于 2.26  $nV/\sqrt{Hz}$ 。ADA4841-1 的宽带噪声谱密度为 2.1  $nV/\sqrt{Hz}$ ,符合这一要求。

放大器需要考虑的另一个重要特性是特定输入频率时的失真。通常,为获得最佳性能,16 位 ADC 需要大约100 dB 的总谐 波失真(THD),18 位 ADC 需要大约110 dB。图 8 显示对于2 V p-p 输入信号,ADA4841-1 的典型失真与频率的关系图。




图 8. ADA4841-1 的失真与频率的关系

图中显示的不是总谐波失真,而是一般最为重要的二次和三次谐波成分。ADA4841-1 的噪声非常小,失真特性优异,足以驱动 18 位 ADC 到大约 30 kHz。当输入频率接近 100 kHz 或更高时,失真性能开始下降。为在高频时实现低失真,需要使用功耗更高、带宽更宽的放大器。较大的信号也会降低性能。对于0 V 至 5 V 的 ADC 输入,失真性能信号范围将提高到 5 V p-p。从图 8 所示的失真图可看出,这将产生不同的性能,因此放大器可能需要测试,以确保它满足要求。图 9 比较了多个输出电压水平的失真性能。




图 9. 不同输出电压水平下失真与频率的关系

裕量,即放大器最大实际输入/输出摆幅与正负电轨之差,也 可能影响 THD。放大器可能具有轨到轨输入和/或输出,或者 要求最高1V甚至更大的裕量。即便是轨到轨输入/输出,如果 工作信号电平接近放大器的供电轨, 也将难以获得良好的失真 性能。因此,最好应选择让最大输入/输出信号远离供电轨的 电源电平。考虑一个 0 V 至 5 V 输入范围的 ADC, 采用 ADA4841-1 放大器驱动,需要将 ADC 的范围提高到最大。该 放大器具有轨到轨输出,对输入有1V的裕量要求。如果用作 单位增益放大器,则至少需要1V的输入裕量,正电源至少必 须是6V。输出为轨到轨,但仍然只能驱动到地或正供电轨的 大约 25 mV 范围内, 因而需要一个负供电轨, 以便一直驱动到 地。为了给失真性能留有一定的裕量,负供电轨可以是-1 V。 如果允许降低 ADC 输入范围,从而丧失一定的 SNR,则可以 消除负电源。例如,如果 ADC 的输入范围降为 0.5 V 至 5 V, 此 10%损失将导致 SNR 降低大约 1 dB。然而,这样就可以将 负供电轨接地,从而消除用以产生负电源的电路,降低功耗和

因此,选择放大器时,务必考虑输入和输出信号范围要求,以 便确定所需的电源电压。本例中,额定工作电压为 5 V 的放大 器不能满足要求,但 ADA4841-1 的额定电压高达 12 V,所以 使用较高的电源电压将能实现出色的性能,并提供充足的电源 裕量。

## 关于特殊器件的附加信息

成本。

# 具有轨到轨输出的低功耗、低噪声、低失真运算放大器

ADA4841-1 低功耗运算放大器提供 2  $\text{nV}/\sqrt{\text{Hz}}$ 宽带噪声和 -110 dBc无杂散动态范围(SFDR),非常适合驱动 16 位和 18 位PulSAR® ADC,适用于便携式仪器仪表、工业过程控制和医疗设备。该单位增益稳定型放大器的特性包括:60  $\mu$ V输入失调电压、114 dB开环增益、114 dB共模抑制、80 MHz带宽(-3 dB)、12  $\text{V}/\mu$ s压摆率和 175 ns的 0.1%建立时间。输入信号范围可扩展至负供电轨以下 100 mV,输出摆幅可以达到任一供电轨的 100 mV范围内,从而提供单电源工作能力。ADA4841-1可采用 2.7 V至 12 V单电源或±1.5 V至±6 V双电源供电,*正常模式*下的功耗为 1.1 mA,*掉电模式*下为 40  $\mu$ A。它采用 8 引脚 SOIC封装,额定温度范围为 $-40^{\circ}$ C至+125 $^{\circ}$ C,千片订量报价为 1.59 美元/片。

### 具有轨到轨输出的低噪声、低功耗运算放大器

ADA4897-1 是一款低噪声、高速运算放大器,具有轨到轨输出、1  $nV/\sqrt{Hz}$ 电压噪声、2.8  $pA/\sqrt{Hz}$ 电流噪声、230 MHz带宽、120  $V/\mu$ s压摆率、45 ns建立时间,以及单位增益稳定性,是超声、低噪声前置放大器,以及驱动高性能ADC和缓冲高性能DAC等应用的理想选择。AD4897-1 采用 3 V至 10 V单电源供电,功耗为 3 mA。它采用 8 引脚MSOP、LFCSP和SOIC封装,额定温度范围为 $-40^{\circ}$ C至 $+125^{\circ}$ C,千片订量报价为 1.89美元/片。

## 功耗 7 mW 的 16 位、1 MSPS 逐次逼近型 ADC

AD7980 低功耗逐次逼近型 ADC 提供 16 位分辨率,无失码,采样速率为 1 MSPS。它接受 0 至  $V_{REF}$  范围内的伪差分输入,特性包括 91.5 dB 信纳比(SINAD)、-110 dB 总谐波失真(THD)和最大 $\pm 1.25$  LSB 积分非线性。逐次逼近架构可确保无流水线延迟,菊花链配置则允许多个 ADC 共用一条总线。两次转换的间隙会自动掉电,其功耗与吞吐速率成正比。AD7980 采用 2.5 V单电源供电,1 MSPS 时功耗为 7 mW,10 kSPS 时为 70  $\mu$ W, *待机模式*下为 350 pA。它采用 10 引脚 MSOP 封装,额定温度范围为 $-40^{\circ}$ C 至 $+85^{\circ}$ C,千片订量报价为 11.95 美元/片。

我邀请您在中文技术论坛上的 ADI 社区对 ADC 前端发表评论。

# 参考文献

AN-931 Application Note. *Understanding PulSAR ADC Support Circuitry*.

AN-1024 Application Note. How to Calculate the Settling Time and Sampling Rate of a Multiplexer.

MT-048 Tutorial. Op Amp Noise Relationships; 1/f Noise, RMS Noise, and Equivalent Noise Bandwidth.

Ardizzoni, John, Driving Miss ADC. RAQ-84, July 2012.

Ardizzoni, John. *Great Expectations Come From Basic Understandings*, RAQ-85, August 2012.

Ardizzoni, John, and Jonathan Pearson. "Rules of the Road" for High-Speed Differential ADC Drivers, Analog Dialogue, Volume 43, Number 2, 2009.

Data Conversion Knowledge Resource. http://www.analog.com/zh/data-conversion-knowledge-resource/conversions/index.html.

# 作者简介

Alan Walsh [alan.walsh@analog.com]是 ADI 公司的应用工程师。他于 1999 年加入 ADI 公司,就职于美国马萨诸塞州威明顿市的精密转换器应用部门。他拥有都柏林大学电子工程学士学位。

